SIMULADOR DE UCP COM SUPORTE À MEMÓRIA CACHE E PIPELINE

Abstract

Um problema comum em disciplinas de arquitetura de computadores é a dinâmica real dos processos que ocorrem internamente em hardware. O funcionamento de uma UCP, por exemplo, é algo complexo e sua compreensão é fundamental para utilização de seus recursos. Este trabalho contribui com o desenvolvimento de um simulador de UCP com suporte à memória cache e pipeline. São apresentados os resultados obtidos com a ferramenta desenvolvida, e que a utilização do simulador pode ser muito útil como apoio em disciplinas de arquitetura de computadores, melhorando o entendimento por parte dos alunos.